

Circuite basculante bistabile integrate

1. Bistabilul elementar RS

În fig.1 sunt prezentate două bistabile elementare tip RS realizate cu porți SI-NU și respectiv SAU-NU.




Fig.1. Bistabile elementare RS.

Cele două intrări ale bistabilului sunt :

R = Reset = “punere pe zero” = “resetare” .

S = Set = “punere pe unu” = “setare” .

Ieșirile sale sunt Q și Q' și sunt complementare cu excepția stării nepermise.

Convenție :

- o intrare este “cu nivel activ 1 logic” dacă aplicând 1 pe acea intrare circuitul execută comanda respectivă; o astfel de intrare se va nota cu litera (grupul de litere) care o denumește (fără negare) – vezi fig.1.b.
- o intrare este “cu nivel activ 0 logic” dacă aplicând 0 pe acea intrare circuitul execută comanda respectivă; o astfel de intrare se va nota cu litera (grupul de litere) care o denumește, **cu negare** – vezi fig.1.a.

Ambele bistabile respectă funcționarea de ansamblu specifică unui bistabil de tip RS :

R	S	funcționare
inactiv	inactiv	nemodificare a stării
inactiv	activ	1 ("setare")
activ	inactiv	0 ("resetare")
activ	activ	nedeterminare

2. Bistabilul de tip latch

Bistabilul elementar se poate completa cu o nouă intrare, notată **tact** sau **clock** (notat T sau CL sau CK), care are rolul de a stabili **momentul** în care acționează intrările RS .

Construcție : Circuitul este compus din :

- portile de acces 1 și 2
- bistabilul elementar propriu zis, realizat cu portile 3 și 4.




Fig.2. Bistabil RS latch

Funcționare

- Pentru $T=1$ porțile de acces 1 și 2 sunt validate și intrările RS sunt puse în legătură cu bistabilul elementar; circuitul acționează conform tabelului de funcționare al unui bistabil RS obișnuit.
- Pentru $T=0$ porțile 1 și 2 sunt blocate (au 0 logic la ieșire) și aplică bistabilului elementar 3, 4 exact comanda $R=S=0$ care nu modifică starea acestuia; se spune că intrările RS ale latch-ului sunt decuplate de la bistabilul elementar și bistabilul intră în starea de **zăvorăre** = latch, memorând starea anterioară .

A rezultat o funcționare în care intrările RS au fost cuplate la bistabilul elementar numai pentru palierul de 1 logic aplicat la intrarea de tact. Se observă deci că tactul controlează numai momentul când funcționează intrările RS (nu și felul în care acestea acționează) și de aceea se spune că intrările RS sunt intrări **sincrone**.

Convenție

- Dacă porțile de acces sunt validate pentru palierul tactului de $T=1$, se spune că tactul are nivelul activ 1, se notează cu T și se simbolizează cu
- Dacă porțile de acces sunt validate pentru palierul tactului de $T=0$, se spune că tactul are nivelul activ 0 , se notează cu \bar{T} și se simbolizează cu

Variante constructive

In fig.3 sunt prezentate câteva variante de bistabile RS tip latch.




Fig.3. Variante constructive de bistabile RS tip latch

Observație : se remarcă faptul că porțile de acces SI au nivelul activ al tactului 1 logic în timp ce porțile de acces SAU au nivelul activ al tactului 0 logic.

3. Tipuri de CBB

3.1. Tipuri de sincronism

În cazul circuitelor basculante bistabile integrate se întâlnesc 3 moduri de acționare a intrărilor de tact:

- Tip **latch** (cu zăvorăre sau pe palierul semnalului de tact);
- Tip **front** (edge ; sincronism pe frontul semnalului de tact);
- Tip **master-slave**;

În cele ce urmează vom caracteriza pe scurt fiecare tip de tact enunțat mai sus.

Bistabilul tip latch, așa cum s-a văzut, permite accesul la bistabilul elementar pe întreaga durată a palierului semnalului de tact. După cum palierul activ este 1 logic sau 0 logic, intrarea de tact se va nota cu T sau \bar{T} (eventual CK de la clock).

În cazul unui bistabil sincron pe frontul semnalului de tact, intrările de date sunt în legătură cu bistabilul **exact** numai pe durata respectivului **front** al impulsului de tact. În momentul frontului activ al tactului, ieșirea Q a bistabilului se modifică conform datelor aflate la intrările de date (RS, JK, T, D) în acel moment. Între două fronturi active ale tactului, ieșirea bistabilului rămâne nemodificată. După cum frontul activ este cel crescător (positive edge) sau cel descrescător (negative edge), intrarea de tact se va nota cu T sau \bar{T} (eventual CK de la clock).

Observație

Un bistabil este activ numai pe un anumit tip de front al semnalului de tact. Rezultă că ieșirea bistabilului se modifică la frontul activ al semnalului de tact și rămâne nemodificată întreaga perioadă care urmează până la frontul activ următor.

Structura de principiu a unui bistabil Master-Slave este dată în fig.4.




Fig.4. Structura de principiu a unui bistabil tip Master-Slave




Fig.5. Decalarea tactului

pe Master. Pe intervalul (t_4, t_1) ambele sunt blocate, ciclul repetându-se în continuare. Se observă un ciclu de funcționare "în doi timpi" fiecare perioadă de

Construcție; Un astfel de bistabil este compus din două bistabile de tip latch legate în cascadă, unul numit master și al doilea slave.

Funcționare; Esențială în funcționarea unui bistabil master-slave este decalarea tactului dintre master și slave, fig.5, astfel încât ansamblul să funcționeze "în doi timpi". În intervalul (t_1, t_2) datele de la intrare intră în Master, iar Slave-ul este blocat. În intervalul (t_2, t_3) Master-ul intră în blocare, iar Slave-ul este în continuare blocat. Pe intervalul (t_3, t_4) Master-ul este blocat, în schimb Slave-ul îl copie

tact fiind formată din prima parte în care se intră în Master și din a doua parte când datele se transferă din Master în Slave.

Observație

Intervalele (t_2, t_3) și (t_4, t_1) în care ambele bistabile sunt blocate simultan pot fi reduse la minimum ca durată, forma de undă arătând ca în fig.6., adică cele două forme de undă sunt complementare !




Fig.6. Tact comun

Ieșirea Q a bistabilului Master-Slave se modifică atunci când Slave începe să-l copie pe Master adică în momentul t_3 . In consecință, bistabilul Master-Slave **va funcționa aparent identic cu un bistabil sincron pe front** și anume ca și cum ar avea front activ frontul care blochează pe Master și deschide pe Slave. De aceea se adoptă o convenție de notare similară celei aplicată la bistabilul sincron pe front :

- Dacă accesul în Master este permis pentru $Tact = 0$ și accesul în Slave pentru $Tact = 1$, atunci ieșirea se modifică la frontul crescător al tactului, intrarea de tact se notează cu T și se simbolizează cu \lceil
- Dacă accesul în Master este permis pentru $Tact = 1$ și accesul în Slave pentru $Tact = 0$, atunci intrarea de tact se notează cu \bar{T} și se simbolizează cu \lfloor

3.1. Tipuri de CBB integrate

Uzual, în funcție de intrările de date, se întâlnesc următoarele tipuri de bistabile sincrone:

- ❖ Bistabil de tip RS; sincronismul poate fi **latch, edge sau M-S**.
- ❖ Bistabil de tip D (care copie la ieșirea Q data de la intrarea D); sincronismul poate fi **latch, edge sau M-S**.
- ❖ Bistabil de tip JK (un fel de „generalizare” pentru RS); sincronismul poate fi **edge sau M-S**; se subliniază ideea că un bistabil JK nu poate fi de tip latch !
- ❖ Bistabil de tip T (T – Toggle - basculare); sincronismul poate fi **edge sau M-S**; nici bistabilul T nu poate fi de tip latch !

4. Exemple de CBB

4.1. Latch tip D

Bistabile sincrone de tip latch pot fi construite **numai în variantă RS sau D**. Bistabilul latch de tip D se obține din latch-ul RS prin transformarea în bistabil D.

Circuitul construit cu porțile 1-4 formează un latch de tip RS; inversorul 5 transformă RS-ul în D. In seria 74 TTL circuitele 75 și 375 au schema din fig.7. și conțin câte 4 bistabile latch D pe integrat, toate fiind acționate de același tact, notat E (enable).




Fig. 7. Circuitul TTL 54/74-75 (D latch)

4.2. Bistabile tip Master Slave

In variantă Master-Slave se pot construi **toate tipurile** de bistabile : RS, JK, D și T.

Reamintim faptul că bistabilul tip JK se obține din bistabil RS prin binecunoscutele reacții de la ieșire către intrări – fig.8.




Fig.8. Transformarea unui bistabil RS în bistabil JK

Evident tactul bistabilului de plecare, RS, este de același tip cu tactul bistabilului obținut după transformare.

In seria 54/74 se construiesc bistabilele JK următoare :

- 54/74-72 - un bistabil pe capsulă cu trei intrări J și trei intrări K ; între aceste intrări se realizează funcția SI : $J = J_1 J_2 J_3$ și respectiv $K = K_1 K_2 K_3$;
- are 2 intrări, de set și reset, asincrone, prioritare, active pe 0 logic;
- 54/74-73 - două bistabile tip JK pe capsulă (câte o singură intrare J și K);
- are o singură intrare asincronă, prioritară, cea de reset; activă pe 0 logic,;
- 54/74-76 - două bistabile pe capsulă cu câte o singură intrare J și K ;
- are 2 intrări, de set și reset, asincrone, prioritare, active pe 0 logic,;

In fig.9 se prezintă schema logică a bistabilului JK, aceeași pentru toate variantele.

Construcție

- bistabilul Master: - porțile 1 și 2 – porți de acces;
- porțile 3, 4, 5, 6 – bistabilul elementar (porțile 3, 4 au rol în aplicarea intrărilor asincrone \bar{R} și \bar{S});
- bistabilul Slave: - porțile 7 și 8 – porți de acces;
- porțile 9 și 10 – bistabilul ;

Se observă reacțiile de la ieșirile Q și Q' către porțile de acces SI de la intrare care asigură transformarea bistabilului RS în JK.

De asemenea se remarcă **tactul aplicat paralel** la Master și Slave, inversarea având loc prin faptul că porțile de acces în Master sunt SI iar cele din Slave sunt SAU.




Fig.9. Bistabilul TTL 54/74-72 de tip JK, Master-Slave

\bar{R}_A	\bar{S}_A	J	K	Tact	Q_n	Q_{n+1}
0	0	*	*	*	*	$Q = Q' = 1$
0	1	*	*	*	*	0
1	0	*	*	*	*	1
1	1	0	0	\downarrow	0	0
1	1	0	0	\downarrow	1	1
1	1	0	1	\downarrow	0	0
1	1	0	1	\downarrow	1	0
1	1	1	0	\downarrow	0	1
1	1	1	0	\downarrow	1	1
1	1	1	1	\downarrow	0	1
1	1	1	1	\downarrow	1	0
1	1	*	*	\downarrow	*	Q_n tact inactiv

Funcționare

Circuitul are funcționarea descrisă în tabelul de adevăr de mai sus (obținut prin transformarea unui bistabil RS în JK). Tabelul pune în evidență faptul că circuitul are mai multe tipuri de intrări:

- intrările RS, asincrone, prioritare și active pe nivel 0 (notate în consecință);
- intrările JK ce depind de tactul T; acestea acționează numai dacă intrările RS sunt inactice;
- frontul activ al tactului este cel descrescător (s-a spus că un bistabil de tip M-S acționează similar unui de tip front)

Observație : din schema logică se observă faptul că intrările bistabilului echivalează cu următoarele unități de sarcină (UL):

- intrările J și K = 1UL
- intrarea \bar{T} = 2 UL
- intrările \bar{R} și \bar{S} = 3 UL

4.3. Bistabil tip D, sincron pe front

În seria 54/74 se construiește circuitul 54/74-74 care conține două bistabile tip D sincrone pe front, cu intrări RS asincrone, active pe nivel 0 și având schema logică din figura următoare.




Fig.10. Bistabilul TTL 74-74, de tip D sincron pe front

Construcție

Se recunoaște :

- bistabilul elementar realizat cu porțile 5 și 6;
- porțile 1, 2, 3 și 4 utilizate pentru transferul sincron al datelor de la intrarea D la ieșire;

Funcționare

Funcționarea descrisă de tabelul de adevăr pune în evidență:

- o intrările RS, asincrone, prioritare și active pe nivel 0 (notate în consecință);
- o intrarea D acționează numai dacă intrările RS sunt inactice;
- o frontul activ al tactului este cel crescător (acest bistabil este de tip sincron pe front – vezi curs)

Observație : se observă din schema logică faptul că intrările bistabilului echivalează cu următoarele unități de sarcină (UL):

- intrarea D = 1 UL
- intrarea T și \bar{S} = 2 UL
- intrarea \bar{R} = 3 UL

4.4. Bistabile CMOS

Bistabilele în tehnologie CMOS au parametrii specifici ai acestei tehnologii – tensiune de alimentare, consum, nivele logice, timpi de propagare. Existența porții de transmisie determină apariția unor scheme noi, diferite de cele existente în tehnologie TTL, specific fiind faptul că bistabilul elementar, cel mai simplu de construit **este cel de tip D**. În consecință, uzual se vor întâlni bistabile D și JK (obținute prin transformarea din D în JK) și mai precis, de regulă latch de tip D și M-S de tip D sau JK.

Temă pentru pregătirea lucrării

1. Se descarcă Data Sheets pentru bistabile TTL și CMOS.
2. Se analizează și comentează facilitățile pe care le permit aceste circuite.
3. Se analizează regimul dinamic al acestor bistabile (vezi curs – timp de propagare; timp de prestabilire „time set-up” și timp de menținere „time hold”)
4. Se notează dispunerea pinilor pentru circuitele analizate

Desfășurarea lucrării

1. Se studiază funcționarea circuitelor basculante bistabile .
2. Se analizează pe rând funcționarea circuitelor 54/74-75 (D-latch), 54/74-74 (D-edge) și 54/74-72 (JK Master-Slave): se alimentează circuitul; se forțează pe rând intrările asincrone urmărind funcționarea circuitului; se aplică tact manual și de la generatorul extern urmărind funcționarea pe intrările sincrone (conform tabelului de adevăr); se forțează intrările asincrone simultan cu tactul urmărind care intrare este prioritară.
3. Pentru bistabilul JK, cu $J=K=1$ se aplică tact și se vizualizează la ieșire semnalul de perioadă dublă față de tactul de intrare.